Half Adder (હાફ એડર)

 

કોમ્બિનેશનલ સર્કિટ શું છે? 

કોમ્બિનેશનલ સર્કિટ એ ડિજિટલ સર્કિટ છે જે ઇનપુટ વેરિયેબલ્સના નિર્દિષ્ટ સંયોજનને આધારે આઉટપુટ ઉત્પન્ન કરે છે, જેમાં સ્ટોરેજ ઉપકરણો શામેલ નથી. કોઈપણ સમયે આ સર્કિટનું આઉટપુટ, ફક્ત ઇનપુટ વેરિયેબલ્સની વર્તમાન સ્થિતિ પર આધાર રાખે છે.

સામાન્ય રીતે, સંયોજન સર્કિટમાં ઇનપુટ્સ, લોજિક ગેટ્સ અને આઉટપુટ હોય છે. લોજિક ગેટ્સ ઇનપુટ સ્વીકારે છે અને જરૂરી આઉટપુટ ઉત્પન્ન કરે છે.

 

કોમ્બિનેશનલ સર્કિટ  N-ઇનપુટ બાઈનરી વેરિયેબલ્સ સ્વીકારે છે અને લોજિક ગેટ્સના કોમ્બિનેશનના આધારે M-આઉટપુટ વેરિયેબલ્સ જનરેટ કરે છે.

Half Adder (હાફ એડર)

હાફ એડર સર્કિટને આઉટપુટ ઉત્પન્ન કરવા માટે બે બાઈનરી ઇનપુટ્સ (ઓજેન્ડ(Augends) બીટ અને એડેન્ડ(addend) બીટ), બે બાઈનરી આઉટપુટ (સરવાળો(sum) અને કેરી(carry)) અને લોજિક સર્કિટના સંયોજનની જરૂર છે.

તે બે બિટ્સનું વધારાનું ઓપરેશન કરે છે. બે ઇનપુટ્સ સાથે ચાર સંભવિત કામગીરી શક્ય છે અને નીચે દર્શાવ્યા મુજબ ચાર આઉટપુટ ઉત્પન્ન કરે છે.

જેમ તમે જોઈ શકો છો, પ્રથમ ત્રણ કામગીરી માટે સિંગલ બીટ આઉટપુટ ઉત્પન્ન થાય છે, પરંતુ છેલ્લા ઓપરેશન માટે બે બિટ્સ ઉત્પન્ન થાય છે. બે અંકના આઉટપુટમાંથી સૌથી નોંધપાત્ર બીટ (MSB) ને કેરી કહેવામાં આવે છે અને ઓછામાં ઓછું નોંધપાત્ર બીટ (LSB) ને સમ કહેવાય છે.

હાફ એડર માટે સત્ય કોષ્ટક નીચે બતાવેલ છે.

             સત્ય કોષ્ટક હાફ એડર માટે

sum and carry outputs  માટે, Karnaugh mapની મદદથી  boolean (બુલીયન) expression મેળવવી પડે છે.તેમાં ફક્ત બે ઇનપુટ વેરિયેબલ્સ હોવાથી, 4-cells k-map નો ઉપયોગ સરળ બનાવવા માટે થાય છે.

સમ આઉટપુટ મા મેળવેલ બુલિયન એક્સપ્રેશન એ Ex-OR gate સિવાય બીજું કંઈ નથી. મેળવેલ બુલિયન એક્સપ્રેશન માટે લોજિક સર્કિટ ડાયાગ્રામ નીચે બતાવેલ છે.

                                                  Logic circuit for Half adder 

Half adderની ખામી

હાફએડરનો ઉપયોગ કરીને બે બિટ્સ ઉમેરવાથી કોઈ સમસ્યા થતી નથી. પરંતુ અગાઉના અંકોના વધારાના ઓપરેશનમાંથી કેરી સાથે બે બિટ્સ ઉમેરતી વખતે, હાફએડર યોગ્ય નથી.

Half adder આ પ્રકારની ગણતરી કરવામાં સક્ષમ નથી, half adderની આ ખામી Full adders  દ્વારા દુર કરી શકાય છે.